BSPDN 완전정복 — 칩 '뒷면'으로 전기를 넣는다는 발상 (2나노의 게임체인저)

BSPDN 완전정복 — 칩 '뒷면'으로 전기를 넣는다는 발상 (2나노의 게임체인저)

반도체는 지난 50년간 하나의 상식을 지켜왔다. "전기도 신호도 모두 칩 앞면(위쪽)에서 넣는다." 그런데 이 상식이 2나노에서 무너졌다. 전력을 칩 뒷면으로 돌린다 — 그게 **BSPDN(후면전력공급)**이다. Intel·TSMC·삼성이 지금 이 하나를 두고 사활을 건다. 오늘은 이 "칩을 뒤집는" 기술을 깊게 판다.

(위 단면 비교 다이어그램과 함께 보면 이해가 빠릅니다.)

🔑 한 문장 정의

BSPDN moves the power wires from the front of the chip to the back, leaving the front for signals only.
BSPDN은 전력 배선을 칩 앞면에서 뒷면으로 옮기고, 앞면은 신호 전용으로 남긴다.

BSPDN = Backside Power Delivery Network(후면전력공급망). 핵심 단어는 **backside(뒷면)**와 power delivery(전력 공급).

📖 핵심 영어 용어 + 발음

용어발음뜻

BSPDN (Backside Power Delivery Network)	백사이드 파워	후면전력공급망
frontside · backside	프론트사이드·백사이드	앞면·뒷면
IR drop / voltage droop	아이알 드롭	전압 강하
VDD · VSS	브이디디·브이에스에스	전원·접지
buried power rail (BPR)	베리드 파워 레일	매립 전력 레일
nano-TSV	나노 티에스브이	나노 관통 실리콘 비아
wafer thinning	웨이퍼 시닝	웨이퍼 박막화
wafer bonding	웨이퍼 본딩	웨이퍼 접합
PowerVia · Super Power Rail	파워비아·슈퍼파워레일	Intel·TSMC 상표

⚙️ 왜 뒤집는가 — 앞면의 교통 체증

기존 칩은 트랜지스터 위에 금속 배선이 15층 이상 쌓인다. 문제는, 이 층들 위로 전력선과 신호선이 뒤엉켜 공간을 다툰다는 것.

• 전력선은 15층을 뚫고 내려와야 트랜지스터에 도달 → 길이 멀고, 선이 얇아 저항이 크다 → 전압이 뚝뚝 떨어진다(IR drop).
• 신호선도 자리가 부족해 배선이 빡빡하다.

BSPDN의 발상은 대담하다. "전력은 뒷문으로 넣자."

The front becomes a highway for data; the back becomes a dedicated grid for power.
앞면은 데이터 고속도로, 뒷면은 전력 전용 전력망이 된다.

🏗️ 어떻게 만드나 — 칩을 뒤집고 갈아낸다

1. 앞면 정상 제작: 트랜지스터 + 신호 배선
2. 웨이퍼 접합(bonding) 후 뒤집기(flip)
3. 극박 박막화(extreme wafer thinning): 실리콘을 수백 나노미터까지 갈아냄 (이게 최고 난이도)
4. 나노-TSV / 매립 전력 레일로 뒷면에서 트랜지스터 소스·드레인에 직접 전력 연결
5. 뒷면에 두꺼운 전력 배선 형성

🔥 세 가지 이득

• ① 전압 강하(IR drop) ↓: 뒷면 전력선은 두껍고 짧다 → 저항이 확 줄어 전력 손실 최대 30%↓, 앞면 15층+ vs 뒷면 5층 미만.
• ② 밀도 ↑: 전력 레일이 앞면에서 빠지니 표준 셀이 6T→5T로 줄고, 면적 최대 15%↓(삼성 14.8% 발표), 앞면 공간 20% 확보.
• ③ 성능 ↑: 스위칭 빨라지고 전원 노이즈↓. TSMC A16: N2P 대비 성능 8~10%↑, 전력 15~20%↓.

⚔️ 3파전 로드맵 (2025~2027)

• Intel PowerVia — 18A(2025) 최초 양산. GAA(RibbonFET)+BSPDN을 세계 최초로 결합. via 방식이라 제조는 쉽지만 스케일링 이득은 상대적으로 작음.
• TSMC Super Power Rail(SPR) — A16, 2026년 하반기 양산. 뒷면에서 소스·드레인에 직접 접촉 → 이득 크지만 난이도 높음. (N2는 GAA만, 후면전력 없음.)
• Samsung BSPDN — SF2(2nm), ~2027 목표. VLSI 2025에서 면적 14.8% 감소 실증.

🌡️ 최대 난관 — 열

트랜지스터가 이제 앞면 신호 + 뒷면 전력 사이에 갇힌다 → 열이 빠져나갈 길이 막힌다. 고성능 AI 칩에선 이게 치명적이라, 액체냉각이나 클럭 다운으로 대응해야 할 수도. 여기에 극박 박막화·정밀 접합, 그리고 EDA(Synopsys·Cadence) 설계 룰 전면 개편까지 필요하다.

🌱 용어 어원 보너스 (영어 공부)

• deliver: 라틴 de-(away) + liberare(free) → "풀어 보내다" → 전달하다. power delivery = 전력을 "실어 보냄".
• buried: bury(묻다)의 과거분사 → buried power rail = "묻힌" 전력 레일.
• droop: "축 처지다" → voltage droop = 전압이 처지는 것 = 강하.

📌 한 줄 결론

BSPDN은 "전력은 뒷문, 신호는 앞문"으로 칩의 50년 상식을 뒤집었다. 트랜지스터를 더 못 줄이는 시대에, 공간을 3차원으로 쓰는 첫 번째 관문이다. (다음은 CFET과의 결합.)

📎 실무·면접 영어 포인트

• "BSPDN moves power to the backside, freeing the front for signals." (전력을 뒷면으로 옮겨 앞면을 신호용으로 비운다.)
• "It reduces IR drop with thicker, shorter power lines." (두껍고 짧은 전력선으로 전압 강하를 줄인다.)
• "The main challenge is thermal dissipation and wafer thinning." (핵심 난제는 방열과 웨이퍼 박막화다.)
• "Intel's PowerVia on 18A is the first in production." (Intel의 PowerVia가 18A에서 최초 양산이다.)

도움이 되셨다면 구독·공감 부탁드립니다.

반도체 영어 시리즈 ⓒ wordiya.com