반도체 4대 공정 — Photolithography · Etching · Thin Film · Diffusion — 한 칩이 만들어지는 과정의 영어 — 반도체 영어

 

반도체 4대 공정 — Photolithography · Etching · Thin Film · Diffusion — 한 칩이 만들어지는 과정의 영어 — 반도체 영어

오늘의 약어 — 반도체 4대 공정

반도체 한 칩이 만들어지기까지는 수천 번의 공정이 반복됩니다. 그러나 그 모든 공정은 결국 4가지 핵심 단계가 순환·반복되는 것 — Photolithography (포토·노광) · Etching (식각) · Thin Film (박막) · Diffusion (확산). NVIDIA H100 GPU 한 개에는 이 4가지가 약 80번 반복되고, 한 칩 제조 기간은 약 3-4개월. TSMC·삼성·인텔이 60%·9%·3% 시장을 두고 격돌하는 무대가 바로 이 4단계 안입니다.

★ 한국 산업 위치 평가

4대 공정 핵심 장비 강국 한국 위치 평가

Photolithography (EUV/DUV)	ASML 100% 독점 (네덜란드)	사용국	★★☆☆☆
Etching	LAM Research, AMAT (미국), TEL (일본)	사용국	★★★☆☆
Thin Film (CVD/PVD/CMP)	AMAT (미국), TEL (일본), Ebara (일본)	사용국 (장비) / 점진적 국산화 (슬러리)	★★★☆☆
Diffusion / Ion Implantation	AMAT, Axcelis (미국)	사용국	★★★☆☆
메모리 제조	—	세계 1위 (삼성·SK)	★★★★★

한국이 메모리(DRAM·HBM)에서는 세계 1위지만, 장비는 미국·일본·네덜란드 의존. 소재(특히 CMP 슬러리)는 2019년 이후 점진적 국산화 진행 중. 장비·소재 국산화가 K-반도체의 다음 과제.

① Photolithography (포토 · 노광)

실리콘 웨이퍼 위에 회로 패턴을 빛으로 인쇄하는 공정. 반도체 제조의 심장. 4대 공정 중 가장 비싸고 핵심.

핵심 영어 표현:

영어 한국어 비즈니스 활용

photoresist	감광제·PR	"PR is coated on the wafer."
mask / reticle	마스크·레티클	"EUV masks cost $500K each."
exposure	노광	"Exposure dose was optimized."
EUV	극자외선 (13.5nm)	"EUV lithography enables 3nm node."
DUV	심자외선 (193nm)	"DUV is used for older nodes."
stepper / scanner	스테퍼·스캐너	"ASML's NXE scanner costs $200M."

시사 — ASML의 100% 독점: 네덜란드 ASML이 EUV 노광기 100%, DUV 노광기 80% 점유. EUV 한 대 가격 $200M (2,700억원). TSMC·삼성·SK하이닉스 모두 ASML 장비 없이는 첨단 공정 불가능.

② Etching (식각)

Photolithography로 그려진 패턴에 따라 불필요한 부분을 깎아내는 공정.

핵심 영어 표현:

영어 한국어 종류

wet etching	습식 식각	화학 용액으로 깎음
dry etching	건식 식각	플라즈마로 깎음
plasma etching	플라즈마 식각	가장 일반적
RIE (Reactive Ion Etching)	반응성 이온 식각	정밀 식각
selectivity	선택비	"High selectivity is required."
etch rate	식각 속도	"Etch rate of 100 nm/min"
anisotropic	이방성	한 방향으로만 깎음

시사 — 미국 LAM Research의 시장 지배: 식각 장비 세계 1위 LAM Research (미국, 시가총액 $130B). 삼성·TSMC·SK하이닉스 모두 LAM 장비 사용.

③ Thin Film (박막) — CVD · PVD · Sputtering · CMP 통합 공정

반도체에서 박막을 형성하는 모든 공정을 통칭. 절연막·금속막·반도체막을 만드는 핵심 단계.

★ CVD vs PVD — 박막 형성의 두 가지 근본 방식

박막 증착(Deposition)은 크게 두 가지 방식으로 나뉩니다 — CVD (화학 기상 증착) 와 PVD (물리 기상 증착). 이 둘의 차이를 이해하면 반도체 박막 공정의 절반 이상이 풀려요.

구분 CVD (Chemical Vapor Deposition) PVD (Physical Vapor Deposition)

원리	화학 반응으로 박막 형성	물리적으로 원자를 떨어뜨려 박막 형성
방식	가스 분해·반응 (chemical reaction)	타겟 이온 충돌 (sputtering)·증발 (evaporation)
온도	고온 (400-1,000°C, ALD는 저온 가능)	저온 (실온~300°C)
재료 형태	기체 (precursor gas)	고체 타겟 (solid target)
박막 종류	절연막 (SiO₂, SiN, Si₃N₄), 금속 (W, Cu), 반도체 (Poly-Si)	금속 박막 위주 (Al, Cu, Ti, TiN, Ta)
균일성 (step coverage)	매우 우수 (3D 구조에 잘 도포)	제한적 (직진성으로 옆면 도포 약함)
장점	균일성·순도 우수, 다양한 박막 가능	저온·고순도·빠름·환경 친화
단점	고온·독성 가스·고비용	3D 구조 도포 한계·선택비 낮음
대표 장비 회사	AMAT, TEL, LAM	AMAT, Ulvac, Evatec
대표 박막	SiO₂, SiN, W, Poly-Si, High-k (HfO₂)	Al, Cu, Ti, TiN, Ta, TaN

언제 CVD, 언제 PVD?

• CVD 선호: ① 절연막 형성 (SiO₂, SiN — CVD만 가능), ② 3D 구조 도포 (FinFET, GAA의 측면), ③ 균일성 중요 (DRAM cell)
• PVD 선호: ① 금속 배선 (Al, Cu — 빠르고 순수), ② 배리어 메탈 (TiN, TaN), ③ 저온 공정 필요

Sputtering — PVD의 가장 대표적인 방식. 진공 챔버에서 타겟에 아르곤(Ar) 이온을 충돌시키면 타겟에서 원자가 떨어져 나와 웨이퍼에 박막 형성. 1970년대부터 반도체 금속 배선의 표준 방식.

★ CMP (화학기계연마) — Thin Film의 마지막 마무리 공정

CMP (Chemical Mechanical Polishing) 는 박막 증착 후 표면을 화학+기계적으로 평탄화하는 공정. 한 layer 위에 다음 layer를 쌓으려면 표면이 거울처럼 평평해야 함 — 그 평탄화를 담당하는 게 CMP.

CMP의 원리: 회전하는 패드 위에 웨이퍼를 누르고, 그 사이로 슬러리(slurry) 를 흘려보내며 표면을 갈아냄. "화학(slurry의 화학 반응)" + "기계(패드의 물리적 마찰)" 가 동시에 작용해서 표면을 평탄화.

★ CMP Slurry — 한국 반도체 소재 자립의 대표 성공 사례

Slurry(슬러리) 는 CMP의 핵심 소재 — 연마 입자(abrasive) + 화학 첨가제(chemicals) + 표면 활성제(surfactant) + pH 조절제(pH regulator) 의 혼합 용액. 일종의 "화학 연마제" 입니다.

슬러리 종류 (3가지):

슬러리 종류 연마 입자 용도 한국 주력 회사

Silica slurry (실리카 슬러리)	SiO₂	산화막 (oxide), W (텅스텐) CMP	솔브레인 (Soulbrain)
Ceria slurry (세리아 슬러리)	CeO₂	STI (Shallow Trench Isolation)	케이씨텍 (KCTech)
Alumina slurry (알루미나 슬러리)	Al₂O₃	Cu (구리) CMP	동진쎄미켐 (Dongjin Semichem)

핵심 영어 표현 — CMP·Slurry:

영어 한국어 활용

CMP	Chemical Mechanical Polishing	화학기계연마
slurry	슬러리	연마 입자+화학 혼합 용액
abrasive particles	연마 입자	"Silica abrasive is standard."
polishing pad	연마 패드	"The pad rotates at 60 rpm."
retainer ring	리테이너 링	웨이퍼 고정
planarization	평탄화	"Global planarization is the goal."
selectivity ratio	선택비	금속:절연막 식각 비율
dishing	디싱	금속이 과하게 깎임 (불량)
erosion	에로젼	절연막이 과하게 깎임 (불량)
post-CMP cleaning	CMP 후 세정	슬러리 잔류물 제거

시사 — 2019년 일본 수출규제와 한국 슬러리 국산화:

2019년 7월, 일본이 한국 반도체 핵심 소재 3종 (불화수소·EUV PR·폴리이미드) 수출규제 단행. 한국 정부와 반도체 업계는 반도체 소재 자립을 국가 과제로 추진. 결과:

• 솔브레인 — 2019년까지 일본 의존도 80%였던 silica slurry 국산화 성공. 현재 삼성·SK하이닉스 메모리 fab의 핵심 공급사.
• 동진쎄미켐 — Cu slurry, EUV PR 등 다양한 반도체 소재 국산화. 시가총액 2조원대 성장.
• 케이씨텍 — STI ceria slurry 분야 강세. 일본 Hitachi/Resonac과 경쟁.

글로벌 시장 현황:

회사 본사 시장 점유율 주력

CMC Materials (Entegris)	미국	~40%	종합 슬러리
Resonac (구 Hitachi Chemical)	일본	~25%	종합 슬러리
Fujifilm	일본	~10%	다양한 슬러리
JSR	일본	~8%	슬러리·PR
솔브레인	한국	~7%	silica slurry
동진쎄미켐·케이씨텍	한국	~5%	다양

한국은 글로벌 점유율은 아직 12% 수준이지만, 삼성·SK 내 점유율은 매우 높음 (메모리 fab 슬러리 50%+ 한국산). 한국 반도체 소재 자립의 가장 성공적인 분야.

시사 — 일본 Ebara의 CMP 장비 독점: CMP 장비 세계 1위는 Ebara (일본, 시장 점유율 약 70%). 소재(슬러리)는 한국이 국산화 성공했지만, 장비는 여전히 일본 의존. 다음 과제는 CMP 장비 국산화.

핵심 영어 표현 — Thin Film 전체:

영어 풀이 한국어

CVD	Chemical Vapor Deposition	화학 기상 증착
PECVD	Plasma-Enhanced CVD	플라즈마 CVD (저온)
LPCVD	Low-Pressure CVD	저압 CVD (균일)
ALD	Atomic Layer Deposition	원자층 증착 (1nm 이하)
PVD	Physical Vapor Deposition	물리 기상 증착
sputtering	—	스퍼터링
evaporation	—	증발
precursor	—	전구체 (CVD용 반응 가스)
target	—	타겟 (PVD용 고체 원료)
thermal oxidation	—	열산화 (SiO₂ 절연막)
CMP	Chemical Mechanical Polishing	화학기계연마
slurry	—	슬러리
planarization	—	평탄화

④ Diffusion / Ion Implantation (확산 · 이온 주입)

실리콘 격자 안에 도펀트(dopant) 원자를 박아 넣어 p-type 또는 n-type 반도체로 만드는 공정. 트랜지스터의 전기적 특성을 결정.

핵심 영어 표현:

영어 한국어 활용

diffusion	확산	고온에서 도펀트가 실리콘에 확산
ion implantation	이온 주입	도펀트를 가속해 박아 넣음
dopant	도펀트	"Boron is the p-type dopant."
p-type / n-type	p형 / n형	트랜지스터 특성 결정
annealing	어닐링·열처리	이온 주입 후 격자 회복
junction	접합	"PN junction is critical."
dose	도즈·주입량	"High dose for source/drain."

시사 — 일본 Tokyo Electron(TEL)의 강세: 어닐링·확산 장비 세계 1위 TEL (일본).

⑤ 4대 공정의 순환 — 한 layer가 만들어지는 과정

반도체 한 layer가 만들어지려면 4대 공정이 정확한 순서로 진행됩니다:

1. Thin Film (CVD로 절연막 또는 PVD/Sputtering으로 금속막 형성)
2. Photolithography (PR 코팅 → 노광 → 현상)
3. Etching (PR에 가려진 부분만 남기고 깎아냄)
4. Diffusion / Ion Implantation (필요 시 도펀트 주입)
5. CMP (슬러리로 표면 평탄화 → 다음 layer 준비)

이 5단계가 한 layer. 첨단 칩(NVIDIA H100·삼성 HBM3E)은 약 80개 layer가 쌓여 있어 같은 공정이 80번 반복됩니다.

비즈니스 영어 단골 표현

• wafer fab (웨이퍼 공장)
• process node (공정 노드 — 3nm, 5nm)
• yield ramp (수율 상승)
• mass production (양산)
• tape-out (설계 완료 → 양산 진입)
• wafer starts per month (WSPM) (월 웨이퍼 투입량)
• device characterization (소자 특성 평가)
• failure analysis (FA) (불량 분석)
• process integration (공정 통합)
• clean room class (클린룸 등급)
• localization of materials (소재 국산화)

한 줄 정리

반도체 4대 공정 — Photolithography (회로 인쇄) · Etching (깎아내기) · Thin Film (박막 — CVD·PVD·Sputtering·CMP 통합) · Diffusion (도펀트 주입). 박막의 두 근본 방식: CVD (화학·절연막·균일막) vs PVD/Sputtering (물리·금속막·저온). 마무리는 CMP + Slurry — 한국이 2019년 일본 수출규제 이후 솔브레인·동진쎄미켐·케이씨텍 통해 국산화 성공한 분야. 이 5단계가 약 80번 반복되며 한 칩이 3-4개월에 완성됩니다. 한국은 메모리 제조 1위 + 소재(슬러리) 국산화 진행 + 장비는 여전히 미국·일본·네덜란드 의존. 다음 과제는 장비 국산화. 한국 산업인이 영어로 알아야 할 핵심 표현: wafer, node, yield, mask, photoresist, EUV, CVD, PVD, ALD, sputtering, target, precursor, plasma etching, CMP, slurry, abrasive particles, planarization, dopant, annealing, localization.

반도체 영어 — Semiconductor English ⓒ wordiya.com